목록Verilog (1)

CHIP KIDD

[FPGA] T Flip Flop 을 이용한 up/down Counter 모듈 설계

용어정리 순차논리회로 : 플립플롭, 래치 --> 메모리를 이용하여 데이터 저장 가능 조합논리회로 : 논리 게이트, mux/demux, decoder/encoder 동기식 비동기식 회로 차이 : 동일 CLk을 이용한 회로 → 동기식, 각각의 다른 clk을 이용한 회로 →비동기식 카운터는 무수히 많은 곳에 사용된다. 시계뿐만 아니라, 수를 계산하고, 순서를 계산하고, 인터럽터, 번호표 등 매우 많은 곳에 사용된다. 따라서 이번시간에 카운터 모듈을 만들어 보고자 한다. 재활용이 가능한 카운터를 구조적 모델링을 통해 만들어 보고, 더나아가 뒤에있을 구조적 모델링을 통한 시계를 만들어보자. T Flip Flop : T에 신호가 들어올때 출력 toggle( 초기값 필요 → Q = 0) 시뮬레이션 결과를 보면 CLK..
반도체/FPGA - Verilog 2021. 3. 12. 15:47
이전 Prev 1 Next 다음