일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- 카운터
- ABMA
- Multiple transaction
- AMBA
- Interoperability
- 펌웨어
- Multiple outstanding
- AXI4
- single copy atomic size
- QoS
- FGPA #반도체설계 #verilog #시프트레지스터 #uart
- cacheable
- 스텝모터
- T flip flop
- out-of-order
- tff
- Verilog
- Low-power Interface
- APB3
- 구조적모델링
- ordering model
- atomic access
- AXI3
- SoC
- 임베디드시스템
- FPGA
- ERROR RESPONSE
- STM32
- 레지스터슬라이스
- stepmotor
Archives
- Today
- Total
CHIP KIDD
FPGA/ ASIC/ SoC 구분 본문
itrustme.tistory.com/entry/FPGA%EC%99%80-ASIC%EC%9D%98-%EC%B0%A8%EC%9D%B4%EC%A0%90
오래된 글이지만. 이해하기가 쉬워서 링크걸었습니다. 문제 시 삭제하겠습니다.
'반도체 > FPGA - Verilog' 카테고리의 다른 글
[FPGA] - Stop Watch 구현하기 (Verilog C) (1) | 2021.03.31 |
---|---|
[FPGA] Manual (0) | 2021.03.12 |
[FPGA] T Flip Flop 을 이용한 up/down Counter 모듈 설계 (0) | 2021.03.12 |
[FPGA ] Verilog 분,초 시계 만들기 / 동작점 모델링 (0) | 2021.03.11 |
[FPGA] 시프트 레지스터 Shift Register - SIPO/PISO (0) | 2021.03.11 |