CHIP KIDD

[FPGA] ADC ADC-Mux 설계 (세팅) 본문

반도체/FPGA - Verilog

[FPGA] ADC ADC-Mux 설계 (세팅)

쑨야미 2021. 4. 1. 20:21

ADC 는 아날로그 회로라 FPGA로는 설계가 불가능하다. 하지만 zybo 보드는 ADC하날로그 회로를 제공한다. 

이번에는 ADC Mux 를 설계하겠다. 

ADC는 8개의 채널과 연결되어있다.

예를들어 각 채널마다 습도, 온도, 조도등으로 값을 읽어올 수 있도록 설계가 되어있다면 , ADC는 여기서 하나의 채널만 output으로 출력시킨다.

그럼 이런 기능을 해주는게 뭘까? 바로 Multiplexer이다. 

즉 ADC MUX 는 8개의 채널중 하나의 채널을 output으로 뽑도록 해주는 모듈이다. 

 

 

먼저 세팅하는 거부터..!

왼쪽 IP Catalog를 누르면 다음과 같이 뜨고, 오른쪽 XADC Wizard를 누른다.

 

지보마스터에 들어가면 JA 단자에 ADC 포트가 따로 있다. 여기서 포트를 오픈

IP 소스를 누르면 vivado에서 제공하는 xadc IP가 있다.

 

들어가서 위 코드를 복사하여. 

ADD SOURCE 하여 ADC용 모듈을 만들어 그안에 복사해서 넣어준다. (아래사진 참고)

입력을 vaup6(positive), vauxn6(negative)로 바꿔준다.

 

여기까지 세팅 끝

'반도체 > FPGA - Verilog' 카테고리의 다른 글

[FPGA] Verilog : 4bit Full adder (구조적 모델링, 데이터 flow 모델링)  (0) 2021.04.02
[FPGA] ADC ADC-Mux 설계 (Verilog Code) , 가변저항 10진수 출력  (0) 2021.04.01
[FPGA] Timer Verilog Code  (0) 2021.04.01
[FPGA] Clock에 필요한 모듈 4) Up/Down Counter Verilog Code  (0) 2021.04.01
[FPGA] Clock에 필요한 모듈 3) Decoder for 7 Segments Verilog Code  (1) 2021.04.01
'반도체/FPGA - Verilog' Related Articles more