목록전체 글 (48)

CHIP KIDD

[ARM] 엘레베이터 프로젝트 - EXTI 외부인터럽터 / 포토 인터럽터 센서 이용

엘레베이터를 제작하는데 있어서, 층별 이동시 층을 구별하고 층에 따른 동작을 구현하기 위해서는 층을 구별해줄 수 있는 장치가 필요합니다. 따라서 포토 인터럽터 센서를 이용하여 엘레베이터 층을 변경하고자 합니다. 동작원리 검출 물체가 없을 때 발광다이오드(LED)의 적외선이 포토트랜지스터에 닿으면서 광전류가 흐르게 되는 구조입니다. 검출 물체가 발광다이오드(LED)의 적외선을 막게 되면 포토트랜지스터에 적외선이 닿지 않아 광전류가 흐르지 않게 되고, 이때 물체를 검출할 수 있는 구조입니다. 실제 구현 / 세팅 포토인터럽터 센서를 회로에 연결한뒤 어떻게 사용할 것인가? ARM의 인터럽터를 이용하여 포토 인터럽터 센서를 이용할 수있습니다. 목적이 층구별이기 때문에, 계속적으로 Callback 함수가 돌아가는 ..
전기전자/ARM 2021. 3. 18. 19:56
[ARM] 엘레베이터 프로젝트- Step Motor 회전속도 및 방향 제어

STM32F411RE : ARM 코어중 Cortex M4를 사용하였습니다. 현장에서는 Cortex M3(STM32F103계열)를 많이 사용함 : 가성비가 좋다. 싸고 고성능. 사용하는 사람이 많다(자료많음). M4와 M3의 차이점은 FPU유무이다. M4는 FPU를 제공하기 때문에, 곱셈, 나눗셈, 소수점 연산이 더 빠르게 해준다. 컴파일러 Tool 로써 STM 사에서 제공하는 IDE Cube를 이용하여 컴파일 합니다. ( 많이 사용하는 tool로 Keil, IAR이 있습니다.) *CubeMX는 초기화 코드를 생성하는 tool입니다. 이번 실습에서 제가 구현하고자 하는 것은 Step 모터와 버튼을 이용하여 스텝모터의 회전속도와 방향을 제어하고자 합니다. 버튼 1번 : On / Off 버튼 2번 : 방향 변..
전기전자/ARM 2021. 3. 16. 09:35
PCB 설계 매뉴얼

설계 매뉴얼 필요하신분은 비밀 답글 남겨주세요.
PCB 설계 매뉴얼 2021. 3. 12. 17:02
[FPGA] Manual

Xilinx 사에서는 FPGA를 설계하기위한 Tool로써 Vivado를 제공합니다. 이번시간에는 Vivado Tool 사용 매뉴얼을 작성해 보겠습니다. FPGA 설계 과정은 크게 다음과 같습니다. 코드 작업을 합니다. 이때 사용도는 언어의 종류를 HDL(hardware description language)라 부르며 주로 VHDL이나 Verilog 가 사용됩니다. 주로 현장에서는 Verilog가 많이 사용되기 때문에 Verilog를 이용하겠습니다. 또한 Verilog 는 C기반 언어 입니다. Constraint 설정, Zybo master 라는 파일을 이용해서, 포트설정하는 단계입니다. 시뮬레이션만 진행할경우 필요없지만, 실제 회로에 동작시켜야 할경우 해줍니다. 작성한 HDL을 RTL Simulation..
반도체/FPGA - Verilog 2021. 3. 12. 16:47
[FPGA] T Flip Flop 을 이용한 up/down Counter 모듈 설계

용어정리 순차논리회로 : 플립플롭, 래치 --> 메모리를 이용하여 데이터 저장 가능 조합논리회로 : 논리 게이트, mux/demux, decoder/encoder 동기식 비동기식 회로 차이 : 동일 CLk을 이용한 회로 → 동기식, 각각의 다른 clk을 이용한 회로 →비동기식 카운터는 무수히 많은 곳에 사용된다. 시계뿐만 아니라, 수를 계산하고, 순서를 계산하고, 인터럽터, 번호표 등 매우 많은 곳에 사용된다. 따라서 이번시간에 카운터 모듈을 만들어 보고자 한다. 재활용이 가능한 카운터를 구조적 모델링을 통해 만들어 보고, 더나아가 뒤에있을 구조적 모델링을 통한 시계를 만들어보자. T Flip Flop : T에 신호가 들어올때 출력 toggle( 초기값 필요 → Q = 0) 시뮬레이션 결과를 보면 CLK..
반도체/FPGA - Verilog 2021. 3. 12. 15:47
FPGA/ ASIC/ SoC 구분

itrustme.tistory.com/entry/FPGA%EC%99%80-ASIC%EC%9D%98-%EC%B0%A8%EC%9D%B4%EC%A0%90 FPGA와 ASIC의 차이점 FPGA와 ASIC의 차이점은 생각보다는 쉽습니다. FPGA와 ASIC의 설계방법은 비슷합니다.먼저 언급드린 것처럼 VHDL이나 회로를 ORCAD에서처럼 직접 그리는 것을 일컫는 스키메틱 캡쳐 방식등을 이용해서 itrustme.tistory.com 오래된 글이지만. 이해하기가 쉬워서 링크걸었습니다. 문제 시 삭제하겠습니다.
반도체/FPGA - Verilog 2021. 3. 11. 18:39
[FPGA ] Verilog 분,초 시계 만들기 / 동작점 모델링

지난시간, T flip flop을 이용하여 UP counter를 만들어 보았습니다. Up counter를 활용한 BCD up counter를 이용하여 구조적 모델링을 통한 시계를 만들 수 있지만, 이번 시간에는 동작점 모델링을 이용하여 간단하게 분, 초를 나타내는 시계를 만들어 보겠습니다. module watch( input clk, output [6:0] seg_7_sec, output [6:0] seg_7_min, output reg [1:0]cat ); reg [26:0] cnt27; //counter = memory -> register reg [3:0] sec_1, sec_10, min_1, min_10; reg [16:0] cnt_msec; reg [3:0] hex_value_sec; reg ..
반도체/FPGA - Verilog 2021. 3. 11. 18:36
[FPGA] 시프트 레지스터 Shift Register - SIPO/PISO

통신에 많이 이용되는 Shift Register를 Verilog를 이용하여 FPGA 설계를 해보겠습니다. [Schematic - Simulation - Code] Shift Register 시프트 레지스터는 직렬과 병렬 인터페이스를 전환하는 데 가장 일반적으로 사용된다. 이것은 많은 회로가 병렬 비트의 집합으로 동작하기 때문에 유용하지만, 직렬 인터페이스의 구성이 더 간단하다. 시프트 레지스터는 간단한 지연 회로처럼 사용될 수 있다. 몇몇 양방향 시프트 레지스터는 스택의 하드웨어 구현을 위해서 병렬로 연결할 수도 있다. D FLIP FLOP - clock의 Positive Edge 지점에서 D(data)의 Level(High or Low)를 출력 사용예시 -> uart 통신 (74hc595) SIPO =..
반도체/FPGA - Verilog 2021. 3. 11. 12:58
이전 Prev 1 ··· 3 4 5 6 Next 다음